FPGA_VIVADO_SI_VHDL_Mihael_Cristian_Ignat

(Cristian I.K_ntXI) #1
6

Fig. 8: Crearea unui proiect nou în Vivado – pas 2


  1. Urmează fereastra “Project Name”, unde se introduce numele proiectului în câmpul
    “Project name”, iar în câmpul “Project location” se introduce calea unde va fi salvat
    proiectul. Aici, dacă se va selecta căsuța “Create project subdirectory”, la calea respectivă
    se va adăuga un director cu același nume ca al proiectului.
    După aceasta se apasă butonul Next.


Fig. 9: Crearea unui proiect nou în Vivado – pas 3


  1. În fereastra “Project type” se va selecta tipul de proiect. Aici, versiunea de Vivado instalată
    permite doar proiect RTL. După selectarea “RTL Project” se apasă butonul Next.


Fig. 10: Crearea unui proiect nou în Vivado – pas 4


  1. Urmează fereastra “Add Sources”. Aici avem posibilitatea de a adăuga sau crea fișiere sursă
    VHDL / Verilog. Există 3 variante de a adăuga fișiere: butonul + , butonul Add Files sau

Free download pdf