10
care se poate face depanare (debuging, în engleză), însă despre asta vom da
mai multe detalii mai târziu.
- Sources - aici se găsesc toate sursele pe care le avem în proiect. Aici găsim sursele VHDL /
Verilog, fișierele de constrângeri și fișierele de testare (în engleză, testbench files).
- Project Summary – aici se găsesc datele legate de proiect cum ar fi: numele proiectului,
numele FPGA-ului, fișierul VHDL adăugat, dar și alte detalii legate de sinteză și
implementare, însă aceste detalii se pot vedea după rularea sintezei, respectiv
implementării.
- Design Runs – aici se găsesc aceleași detalii ce se găsesc în partea de sinteză și
implementare din Project Summary.
