FPGA_VIVADO_SI_VHDL_Mihael_Cristian_Ignat

(Cristian I.K_ntXI) #1
43

Pentru a simplifica lucrurile, se poate utiliza o memorie în care sunt reținute valorile catozilor. Aici vom
avea nevoie de o memorie pe 7 biți, iar când data de la intrare în memorie este, de exemplu, “2”, atunci
ieșirea va fi “0100100”, când data va fi “3”, atunci data de ieșire va fi “0110000” și așa mai departe.


Toate explicațiile anterioare sunt date pentru SSD cu conexiunea din Fig. 48, respectiv Fig. 49, însă pot
exista diferite conexiuni utilizând diferite tipuri de tranzistori sau SSD-uri cu catozi comuni. Pentru aceste
implementări diferite vor trebui noi abordări în codul VHDL.


5.10. Afișarea pe VGA


VGA (Video Graphics Array) este un protocol analogic standard de transfer al unui pachet de date video
de la o sursă către destinație. De regulă sursa este calculatorul, mai exact placa video a calculatorului, iar
destinația este un monitor. Protocolul este destul de simplu, bazându-se pe două semnale, HSync și VSync,
semnale ce fac sincronizarea între sursă și destinație. Acest protocol a fost creat pentru monitoarele CRT,
motiv pentru care protocolul este unul analogic.


Cele două semnale trebuie să fie periodice, iar dimensiunea impulsurilor și periodicitatea sunt în funcție
de rezoluția dorită. Ca de exemplu, pentru o rezoluție de 1024 x 768 de pixeli cu timp de reîmprospătare
(refresh rate) de 60 Hz, frecvența utilizată este de 65 MHz, iar semnalul de HSync are o perioadă de 1344
cicli de clock, iar VSync are o periodicitate de 806, însă perioadele pentru VSync nu se măsoară în cicli de
clock, așa cum se întâmplă la HSync. Perioada VSync se măsoară în funcție de semnalul HSync, astfel, de
fiecare dată când apare impulsul de HSync, trebuie incrementat un numărător utilizat pentru gestionarea
VSync. Tot un numărător se utilizează și pentru gestionarea semnalului Hsync, însă, în acest caz, acest
numărător va trebui să se incrementeze la fiecare perioadă de clock.


Afișarea pe ecran se face pixel cu pixel. Primul pixel afișat este cel din partea stânga - sus a monitorului.
Baleierea^1 parcurge ecranul de la stânga la dreapta, iar, după ce este parcursă întreaga linie, pixelii afișați vor
fi cei de pe următoarea linie, începând cu pixelul de pe linia curentă, cel din extrema stângă.


5.11. Implementarea HSync și VSync


Pentru a fi înțeles mai ușor procesul de afișare, e mai simplu să vedem ecranul ca și o matrice, fiecare
termen al matricei reprezentând un pixel. Mai jos se poate vedea repartiția pixelilor pentru rezoluția dată ca
exemplu (1024 x 768).


(^1) termen utilizat pentru parcurgerea suprafeței ecranului cu un fascicul electronic, pentru un ecran cu tub catodic.
Deși tehnologia s-a schimbat și nu se mai fabrică monitoare CRT, termenul de baleiere a rămas și pentru noile
monitoare.

Free download pdf