66
Pentru a se obține schema logică, va trebui selectat din SYNTHESIS DESIGN tabul Netlist, iar apoi va
trebui selectat ‘generate_test’ și din Flow Navigator va trebui expandat Synthesis -> Open Synthesis Design,
iar de aici se va selecta ‘Schematic’:
Fig. 72: Deschiderea schemeiAceiași pași trebuiesc urmați și după rularea implementării, dacă se dorește să se facă depanare pe
schema generată în urma implementării.
7.4. Adăugarea unui PBLOCK
În urma apăsării pe Open Synthesis Design se deschide design-ul realizat în urma sintezei, implicit aici
existând două taburi: Package și Device. În Package se găsesc pinii de IO și de alimentare corespunzători
capsulei de FPGA utilizată, împreună cu proprietățile acelor pini. În Device se găsesc componentele existente
în FPGA-ul utilizat. Dacă se va da zoom suficient de mult, se vor observa efectiv componentele existente, ca,
de exemplu, în figura următoare, unde se poate observa un SLICEL: