FPGA_VIVADO_SI_VHDL_Mihael_Cristian_Ignat

(Cristian I.K_ntXI) #1
69

Fig. 76: Evidențierea bistabililor utilizați

Dacă faptul că sunt așa de distanțați poate cauza probleme, atunci se pot realiza grupări, iar utilizatorul
poate decide unde să plaseze în FPGA anumite componente. În Vivado, grupurile de componente FPGA în
care să specificăm unde dorim să fie plasată o anumită componentă din netlist poartă denumirea de
PBLOCK. Dacă dorim să plasăm registrul reg_generated[0] în totalitate în CLB-ul cu numele CLBLL_L_X2Y0
(cel aflat la extrema stânga – jos), atunci se selectează din netlist registrul reg_generated[0], după care se
apasă butonul de creare pentru Pblock, iar apoi se dă click pe CLB-ul unde dorim să plasăm componentele.
Pentru a se realiza efectiv plasarea componentelor, va trebui salvată această modificare, salvarea fiind
realizată în fișierul de constrângeri. După această etapă va trebui rulată din nou implementarea. După
terminarea implementării, se vor putea selecta bistabilii și se va putea observa că aceștia sunt plasați chiar în
CLB-ul respectiv:


Fig. 77: Adăugarea bistabililor în PBLOCK

Dacă adaugăm și LUT-urile în același PBlock, vom avea următorul rezultat:
Free download pdf