FPGA_VIVADO_SI_VHDL_Mihael_Cristian_Ignat

70

Fig. 78: Adăugarea într-un PBLOCK a tuturor componentelor utilizate

În Fig. 78 se vede că în acest CLB se utilizează 12 bistabili și 4 LUT-uri. Același număr de componente se
poate vedea și în schemă, lucru ce înseamnă că toate componentele utilizate au încăput într-un singur CLB.
Cu siguranță, în aceste condiții, timpii de propagare între componente sunt mult mai mici față de
implementarea fără PBlock-urilor.

Dacă se dorește ștergerea unui PBlock, există două variante:

1. se șterge direct din fișierul de constrângeri;


2. se va selecta PBlock-ul, apoi se va da click dreapta pe el și se apasă Delete.