FPGA_VIVADO_SI_VHDL_Mihael_Cristian_Ignat

(Cristian I.K_ntXI) #1
78

Fig. 92: Run Block Automation


  1. Aici apare fereastra Run Block Automation. Singura modificare ce trebuie făcută este Local
    Memory. Implicit, aceasta este de 8 KB și este prea mică. O memorie de 64 KB este, de
    regulă, suficientă pentru proiectele hoby. După această modificare se apasă OK.


Fig. 93: Modificarea memoriei


  1. În fereastra Diagram vom găsi următoarea schemă. Aici avem procesorul MicroBlaze în zona
    centrală, în partea dreaptă se găsește memoria conectată la procesor, în stânga procesorului
    este blocul de depanare (MicroBlaze Debug Module) și blocul de reset al procesorului
    (Processor System Reset), iar în partea stângă a schemei se găsește Clocking Wizard, ce
    reprezintă un PLL care va avea la ieșire frecvența de 100 MHz. În setarea implicită, acest
    Clocking Wizard are intrare diferențială, însă pe placă nu avem oscilator diferențial, așa că va
    trebui dat dublu click pe acesta, apoi trebuie modificată setarea pentru a face intrarea
    clockului pe un singur fir.

Free download pdf