FPGA_VIVADO_SI_VHDL_Mihael_Cristian_Ignat

72

Fig. 79: Adăugarea unui traseu ca fiind Mark Debug

2. Setarea unui Debugger

Fig. 80: Adăugarea unei componente de debug

Pentru a se vedea ILA adăugat în schemă, va trebui salvată sinteza, apoi închisă și redeschisă. Acum se
poate vedea ILA adăugat în schemă, împreună cu componenta dbg_hub.

Fig, 81: Componentele ILA și dbg_hub

După acești pași, vor trebui salvate modificările în fișierul de constrângeri, apoi rulată implementarea și
generarea de bitstream, iar apoi se va programa FPGA-ul, utilizând atât fișierul .bit, cât și fișierul .ltx utilizat
pentru depanare.