FPGA_VIVADO_SI_VHDL_Mihael_Cristian_Ignat

73

Fig. 82: Fișierele de programare și debug

După programare, se deschide automat fereastra de analizor logic la care poate fi setat un trigger.

Fig. 83: Fereastra de analizor logic

În fereastra cu formele de undă ale analizorului logic, avem evidențiate 4 zone, după cum urmează:

• În zona 1 sunt afișate semnalele în momentul triggerului, triggerul fiind evidențiat cu linia
  roșie;


• În zona 2 sunt denumirile semnalelor;


• În zona 3 se poate porni / opri achiziția de date;


• În zona 4 se poate selecta triggerul dorit.