FPGA_VIVADO_SI_VHDL_Mihael_Cristian_Ignat

(Cristian I.K_ntXI) #1
13

Fig. 20 : Adăugarea unui fișier sursă – pas 3


  1. După acest pas, la tabul File type se va selecta VHDL, la File name se introduce un nume, ca
    de exemplu “mux”, iar la File location se poate lăsa setarea inițială sau se poate schimba
    calea către una dorită de către utilizator. Cel mai bine este să se lase calea implicită,
    deoarece, dacă proiectul va fi mutat de la calea unde este creat, e posibil ca fișierele să nu
    mai fie recunoscute.


Fig. 21 : Adăugarea unui fișier sursă – pas 4


  1. În fereastra ce urmează se va apăsa butonul Finish.


Fig. 22 : Adăugarea unui fișier sursă – pas 5
Free download pdf