FPGA_VIVADO_SI_VHDL_Mihael_Cristian_Ignat
46 culorii dorite pentru pixelul respectiv și să fie afișată pe ecran imaginea corespunzătoare. Urmărind adresele pentru baleier ...
47 Implementarea VHDL a acestei scheme se poate găsi în anexă la subcapitolul Sync_VGA.vhd. Semnalul ‘clk’ este semnalul de intr ...
48 Astfel, se poate observa în Fig. 57 și faptul că sunt respectați timpii din Fig. 53 și în Fig. 58 că sunt respectați timpii d ...
49 ^ _Fig. 58: Simularea timpilor pentru VSync și enq Desigur că această componentă, Sync_VGA, poate fi extinsă cu parametri gen ...
50 valoare pentru pixelii P0,7, P1,7, P2,7 ... P767, atunci coloana 7 va avea aceeași culoare. Pentru generarea unui astfel de e ...
51 Fig. 60: Testarea VGA cu semnale generate pe linie Făcând interogări pe adresele de pe orizontală și verticală (sau din punct ...
52 Afișarea poate fi făcută de asemenea utilizând o memorie RAM sau ROM. În acest caz, memoria RAM se folosește pentru date care ...
53 dimensiunea Nx16x16 biți, unde N este numărul de caractere. În exemplul următor vom utiliza 3 caractere. Pentru a fi implemen ...
54 "0000000000000000", "0000000000000000", "0000000000000000", "0000000000000000", "0000000000000000", "0000000000000000", "0000 ...
55 5.13. Accesarea ROM pentru afișarea pe ecran O strategie simplă pentru afișarea pe ecran este împărțirea ecranului în zone eg ...
56 În momentul în care baleierea ajunge în zona pixelului dorit, atunci va trebui extrasă data din memorie și afișată pe ecran. ...
57 Fig. 64 : : Afișarea reală pentru caracterul ‘0’ Pentru afișarea pe ecran trebuie în primul rând să reținem fiecare zonă a ec ...
58 caracterului ‘0’ este "001", adresa caracterului ‘1’ este "010", iar când nu se va afișa nimic, va trebui să selectăm adresa ...
59 6. Proiect demo Pentru a vedea cum se poate realiza un proiect un pic mai complex utilizând unele componente deja explicate, ...
60 Întrucât în acest punct informațiile ar trebui să fie suficient de avansate, vor fi explicate doar anumite porțiuni de cod. U ...
61 7. Noțiuni avansate În acest capitol vor fi descrise câteva noțiuni ce nu sunt critice în implementare, totuși este important ...
62 function add_f (A,B: data_type) return data_type is variable m: data_type; begin m:=a + b; return m; end add_f; procedure sub ...
63 Fig 67: Simulare pentru testB_pkg_demo.vhd Această simulare a fost realizată utilizând Post-Implementation Functional Simulat ...
64 q => data_out(i) ); data_in_gen: if i < reg_width - 1 generate process(CLK100MHZ) begin if(CLK100MHZ'event and CLK100MH ...
65 Intrările sunt switch-urile notate cu sw[3:0] și CLK100MHZ, iar ieșirile sunt LED[3:0]. La fiecare intrare și ieșire se vede ...
«
6
7
8
9
10
11
12
13
14
15
»
Free download pdf