FPGA_VIVADO_SI_VHDL_Mihael_Cristian_Ignat

66 Pentru a se obține schema logică, va trebui selectat din SYNTHESIS DESIGN tabul Netlist, iar apoi va trebui selectat ‘generat ...

67 Figure 73: Componentele din SLICEL din capsula de FPGA utilizată Aici se observă că acest SLICEL are 4 LUT-uri, un sumator, 8 ...

68 Fig. 74: Evidențierea componentelor Bistabilul din partea de sus este marcat printr-un romb de culoare roz, iar cel de jos es ...

69 Fig. 76: Evidențierea bistabililor utilizați Dacă faptul că sunt așa de distanțați poate cauza probleme, atunci se pot realiz ...

70 Fig. 78: Adăugarea într-un PBLOCK a tuturor componentelor utilizate În Fig. 78 se vede că în acest CLB se utilizează 12 bista ...

71 8. Depanarea unui proiect - ILA Cea mai frecventă metodă de depanare este simularea, însă nu toate cazurile pot fi prinse în ...

72 Fig. 79: Adăugarea unui traseu ca fiind Mark Debug Setarea unui Debugger Fig. 80: Adăugarea unei componente de debug Pentru ...

73 Fig. 82: Fișierele de programare și debug După programare, se deschide automat fereastra de analizor logic la care poate fi s ...

74 Pentru a prinde aceeași secvență din imagine, trebuie ca în zona 4 să fie setat triggerul identic cu cel din imagine, apoi po ...

75 Fig. 86 : Momentul de trecere în ‘0’’ a semnalului Hsync_OBUF Se potate realiza un trigger în diferite combinații. De exemplu ...

76 9. Utilizarea MicroBlaze 9.1. Crearea unui proiect MicroBlaze este un procesor realizat de compania Xilinx, la care se pot co ...

77 Fig. 89: Adaugarea denimirii BD Apare fereastra BLOCK DESIGN. În partea stângă se poate observa design-ul creat la pasul ant ...

78 Fig. 92: Run Block Automation Aici apare fereastra Run Block Automation. Singura modificare ce trebuie făcută este Local Mem ...

79 Fig. 94: Schema de conectare a MicroBlaze Se va deschide fereastra Clocking Wizard, iar în partea din dreapta jos se găsește ...

80 Fig. 96: Schimbarea numelui unui IP d. Se dă dublu click pe blocul GPIO pentru a se putea configura blocul. e. În fereastra d ...

81 Fig. 98: Run Connection Automation pentru IP-urile adăugate Acest pas poate fi sărit, însă, pentru a avea o schemă aranjată ...

82 Fig. 100: Schimbarea numelui unui port Pasul 14 se repetă și pentru pinii de ieșire de la GPIO și UART. Astfel, numele “gpio ...

83 Fig. 102: Crearea HDL Wrapper Apare fereastra Create HDL Wrapper, se va apăsa pe butonul OK, lăsându-se opțiunea implicită. ...

84 Fig. 104: Adăugarea constrângerilor Fișierul de constrângeri folosit la această schemă se găsește aici: MicroBlaze.xdc Următ ...

85 ra între hard și soft. Aici sunt stocate informații legate de ce configurație are MicroBlaze, perifericele folosite și config ...